2025.05.29 11:54 臺北時間

世芯股東會1/深化與雲服務廠戰略聯盟 世芯總座高喊:3奈米年底小量產、2奈米進行中

mm-logo
財經理財
世芯總經理沈翔霖表示,世芯ASIC新製程節點技術發展順利,預計3奈米於今年底小量生產。
世芯總經理沈翔霖表示,世芯ASIC新製程節點技術發展順利,預計3奈米於今年底小量生產。
特殊應用晶片(ASIC)廠商世芯今(29)日舉辦股東會,由總經理沈翔霖主持。在股東會中,沈翔霖特別分享3奈米製程節點產品預計於年底小量生產,而針對下世代2奈米製程節點,也早已佈局當中,「這一定是一個Must Win(必贏)」的局面,他信心十足地說。
「2024年表現非常出色,營收和獲利創歷史新高,在高效能運算(HPC)、人工智慧(AI)等產品都有亮眼成績,總營收為519.69億美元」,沈翔霖在今天世芯股東會開場時開心說道。
沈翔霖接著說,技術研發方面世芯持續投入高階智慧晶片設計、2.5D與3D技術平台,加強與產業鏈夥伴合作,共同致力於先進基礎優化研發,目前已有多項5奈米、3奈米含CoWoS相關技術量產,另有有多項3奈米、2奈米設計案進行中。
針對3奈米的最新進展, 沈翔霖表示,北美關鍵客戶合作的3奈米製程專案順利推進,預計2025年底將進入小批量產、2026年全面量產,量與單價皆優於上一世代。他分析,3奈米ASP明顯提升,加上量產規模擴大,有助於毛利率持續優化。
至於2奈米製程,世芯也是同步部署當中。沈翔霖直言,2奈米是一個新的製程,採用的環繞式閘極電晶體(GAA)架構,其設計複雜度高於以往,面對尚未成熟的良率與光罩參數,客戶普遍需先以測試晶片(test chip)進行驗證。
沈翔霖指出,由於2奈米的複雜性與面積受限,世芯將導入I/O小晶片(Chiplet)架構,將類比(Analog)、混合訊號(Mixed Signal)分流至3奈米製程,使先進節點專注於運算處理,提升晶片效率並降低成本。
沈翔霖表示,這類跨節點組合的設計複雜度高,但SoC開發已邁向深度分工階段,公司具備全球頂尖的Tape-out經驗與CoWoS產能,有信心在高度複雜的AI與HPC市場中持續領先。
展望今年,沈翔霖強調,會持續以創新技術、尖端研發實力與策略聯盟,開拓市場先機;產品方面會持續注重持續聚焦AI、HPC與自動駕駛等領域,把握半導體改革帶來的契機。戰略佈局方面,會加大北美投資,深化對雲服務廠商戰略聯盟,進一步加強公司對可信賴ASIC合作夥伴的市場地位,爭取客戶信賴,邁向持續成長結構目標。
更新時間|2025.05.29 11:54 臺北時間
延伸閱讀

支持鏡週刊

小心意大意義
小額贊助鏡週刊!

每月 $79 元全站看到飽
暢享無廣告閱讀體驗

更多內容,歡迎 鏡週刊紙本雜誌鏡週刊數位訂閱了解內容授權資訊

月費、年費會員免費線上閱讀動態雜誌

線上閱讀

更多內容,歡迎 鏡週刊紙本雜誌鏡週刊數位訂閱了解內容授權資訊

月費、年費會員免費線上閱讀動態雜誌

線上閱讀